26.7. Введение в технику помехоустойчивого
кодирования
Данный
материал является расширенным вариантом
раздела 26.7 «Устройство контроля четности» в работе [1], что позволяет
повысить эффективность восприятия студентами основных принципов помехоустойчивого
кодирования, подробно изложенных в гл. 17 работы [1] и изучаемых в последующем
курсе по техническим средствам систем управления.
Операция
контроля четности (или нечетности) двоичных чисел позволяет повысить надежность
передачи и обработки информации; она является основой большинства методов
помехоустойчивого кодирования [см. гл. 17]. Ее сущность заключается в
суммировании по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет
выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности.
Например, если при передаче кода 1001 произойдет сбой во втором разряде, то на
приемном пункте получим код 1101 — такую ошибку определить в общем случае
достаточно трудно. Если же код относится к двоично-десятичному
(8-4-2-1), то ошибку легко обнаружить, поскольку полученный код (десятичный
эквивалент — число 13) не может в принципе принадлежать к двоично-десятичному.
Обнаружение
ошибок путем введения дополнительного бита четности или нечетности происходит
следующим образом. На передающей стороне передаваемый код анализируется и
дополняется контрольным битом до четного или нечетного числа единиц в суммарном
коде. Соответственно суммарный код называется четным или нечетным. В случае
нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех
единиц в передаваемом коде, включая контрольный бит, была нечетной. При
контроле четности все, естественно, наоборот. Например, в числе 0111 число
единиц нечетно. Поэтому при контроле нечетности дополнительный бит должен быть
нулем, а при контроле четности — единицей. На практике чаще всего используется
контроль нечетности, поскольку он позволяет фиксировать полное пропадание
информации (случай нулевого кода во всех информационных разрядах). На приемной
стороне производится проверка кода четности. Если он правильный, то прием разрешается,
в противном случае включается сигнализация ошибки или посылается передатчику
запрос на повторную передачу.
Схема
формирования бита четности [35] для четырехразрядного кода (рис. 26.20, а) содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выполняющих операции суммирования по модулю
2 (без переноса) и состоит из трех ступеней. На первой ступени (элементы ИСКЛЮЧАЮЩЕЕ
ИЛИ U1
и U2)
попарно суммируются все биты исходного кода на входах A, B, C, D (в данном
случае код 1000) в соответствии с выражениями А Å B = 1 Å 1 =1 и C Å D = 0 Å 0 = 0. На второй ступени (элемент
U3)
анализируются сигналы первой ступени в соответствии с выражением (А Å B) Å (C Å D) = 1 Å 0 = 1 и тем самым устанавливается
четность или нечетность суммы передаваемого кода (в данном случае сумма кода
нечетная). На третьей ступени (элемент U4) полученный результат
сравнивается с сигналом Е/О, задающим вид используемого контроля, т. е. [(А Å B) Å (C Å D)] Å (Е/О) = 1 Å (Е/О). Если сигнал Е/О = 1
(проверка на нечетность), то формируется пятый дополнительный бит С/В = 1 Å (Е/О) = 1 Å 1 = 0 (позиция 003 в
таблице истинности на рис. 26.25, б), а это означает, что передаваемый код
нечетный, о чем свидетельствует значение
контрольного (пятого) бита С/В =
0 (столбец OUT). Поскольку предполагается, что на приемной стороне
установлен аналогичный анализатор кода, то по совпадению его контрольного бита
с принятым контрольным можно судить о достоверности принятого кода. Если сумма
кода четная ((А Å B) Å (C Å D) = 0) (позиция 001
в таблице истинности), то при Е/О = 1 контрольный бит С/В
= 0 Å (Е/О) = 0 Å 1 = 1, что при безошибочной
передаче кода должно совпасть с контрольным битом, формируемым анализатором
приемника.
Если
сигнал Е/О = 0 (проверка на четность), то при А Å B) Å (C Å D) = 0 формируется
пятый дополнительный бит С/В = 0 Å (Е/О) = 0 Å 0 = 0 (позиция 000 в
таблице истинности на рис. 26.25, б), а это означает, что передаваемый код
четный, о чем свидетельствует значение
контрольного (пятого) бита С/В =
0 (столбец OUT). Однако такое же значение бита С/В
получается и при комбинации [(А Å B) Å (C Å D)] Å (Е/О) = 1 Å 1) (позиция 003 в таблице
истинности), что вызывает неопределенность при проверке кода 0000. Это
обстоятельство и определяет преимущество проверки кода на нечетность, при
котором исключается этот недостаток.
а)
б)
в)
Рис. 26.25. Схема формирователя контрольного
бита 4-разрядного кода
Результаты
моделирования формирователя показаны на рис. 26.25 в виде таблицы
истинности для кода 1000, которая получена следующим образом. При нажатии кнопки
получаем таблицу истинности из 32 возможных
двоичных комбинаций, после чего курсором мыши «деинсталлируем» (отключаем) биты
B,
C
и D.
Возникающие при этом 4 знака вопроса в столбце OUT меняем на требуемую
для элемента ИСКЛЮЧАЮЩЕЕ ИЛИ комбинацию (см. разд. 26.1), после чего нажимаем
кнопку 
и в нижней строке-дисплее получаем булево
выражение.
Более наглядно процесс
формирования контрольного бита можно наблюдать при использовании генератора
слова и логических пробников для индикации состояния кодовых комбинаций
(рис.26.25, в). В частности, при
нулевом коде (комбинация 1) и признаке Е/О = 1 (проверка на нечетность)
контрольный бит С/В = 1. Аналогичные результаты получим
при любом четном информационном коде (комбинации 5, 9 и 14), т. е. при Е/О = 1
нулевой код уподобляется четному. При Е/О = 1 и любом нечетном информационном
коде контрольный бит С/В = 0 (комбинации 3, 7 и 12).
а) б)
Рис. 26.26. Схема включения ИМС 74280
В
библиотеке программы EWB схема проверки на четность и нечетность представлена
ИМС 74280 (К555ИП5), схема включения которой показана на рис. 26.26, ба. Она имеет 9 входов
(A, B...I) и два выхода (EVEN (чет), ODD (нечет)). Вход I
используется для управления видом контроля (0 — контроль четности, 1 — контроль
нечетности (задается источником 1(+5v)) и управляется переключателем Z. Вывод NC (Not Connection) — пустой, т. е.
внутри ИМС к нему ничего не подключено.
Правильность
функционирования схемы проверяется с помощью генератора слова, при этом тип
контроля (четности или нечетности) выбирается переключателем Z; состояние выходов
ИМС контролируется подключенными к их выходам логическими пробниками Ре (чет) и
Ро (нечет).
Контрольные вопросы и
задания
1.
Какое назначение имеют формирователи кода четности, где они могут быть использованы?
2.
Какая форма контроля четности чаще всего используется на практике, в частности,
в Вашем компьютере, если в нем установлены модули ОЗУ с нечетным числом
микросхем?
3. Из полученных
на экране логического преобразователя исходных данных (рис. 26.25)
выберите комбинации, относящиеся к контролю четности и нечетности, а также соответствующие
им слагаемые булева выражения.
4.
Проверьте правильность функционирования схемы на рис. 26.26, а, подавая на входы ИМС двоичные
комбинации с генератора слова на рис. 26.26, б.
5.
Устройства для передачи, приема и преобразования информации — восьмибитные (например, в модемах, в станках с программным
управлением и др.). Каким образом в таких устройствах реализуется метод
паритетного контроля?
Литература
1. Карлащук В. И. Электронная лаборатория на IBM PC / Том II. Моделирование элементов телекоммуникационных и цифровых систем на VisSim и Electronics Workbench. Изд. 6-е пер. и доп. М.: Солон-Пресс, 2006, 640 с.
Первая редакция —
Рисунки и схемные файлы —
в
архиве